- 工作职责：1.负责完成模块级（Block Level）或中小规模芯片从逻辑综合（Synthesis）、布局规划（Floorplan）、布局（Placement）、时钟树综合（CTS）到布线（Routing）和物理验证（DRC/LVS）的完整流程；2.进行静态时序分析（STA） 和时序收敛（Timing Closure），能够独立分析并解决常见的时序违例；3.完成功耗、压降（IR Drop）和信号完整性（SI） 等基本分析，并能反馈优化建议；4.熟练使用行业主流EDA工具（如Synopsys的Fusion Compiler, IC Compiler II, PrimeTime; Cadence的Innovus, Tempus等），利用TCL、Perl、Python等脚本语言进行任务自动化，提升设计效率，具备初步的流程脚本开发和优化能力；5.与前端设计工程师密切沟通，反馈物理实现阶段发现的时序、面积、功耗等问题，并协同优化。支持测试（DFT） 和模拟混合信号（AMS） 等团队的协同设计需求。能够识别并上报设计中工作职责：1.负责完成模块级（Block Level）或中小规模芯片从逻辑综合（Synthesis）、布局规划（Floorplan）、布局（Placement）、时钟树综合（CTS）到布线（Routing）和物理验证（DRC/LVS）的完整流程；2.进行静态时序分析（STA） 和时序收敛（Timing Closure），能够独立分析并解决常见的时序违例；3.完成功耗、压降（IR Drop）和信号完整性（SI） 等基本分析，并能反馈优化建议；4.熟练使用行业主流EDA工具（如Synopsys的Fusion Compiler, IC Compiler II, PrimeTime; Cadence的Innovus, Tempus等），利用TCL、Perl、Python等脚本语言进行任务自动化，提升设计效率，具备初步的流程脚本开发和优化能力；5.与前端设计工程师密切沟通，反馈物理实现阶段发现的时序、面积、功耗等问题，并协同优化。支持测试（DFT） 和模拟混合信号（AMS） 等团队的协同设计需求。能够识别并上报设计中
- 工作职责：1.负责完成纯模拟、数模混合及射频电路的版图设计、物理验证及优化工作,深入理解器件匹配、抗干扰、ESD/Latchup防护、信号完整性等关键设计要点，确保版图满足电路设计的性能要求;2.运用Virtuoso、Calibre等EDA工具，独立完成版图的DRC（设计规则检查）、LVS（版图与电路图一致性检查）、ERC（电气规则检查）等物理验证工作，并负责解决验证中发现的问题，完成后仿真参数提取，配合模拟设计工程师进行后仿真，确保电路性能在考虑寄生效应后依然收敛;3.与工艺整合（PIE）和模拟设计工程师紧密协作，理解工艺特性并反馈版图设计中的潜在风险，参与芯片的投片（Tape-out）相关事宜，确保数据交付的准确性与完整性. 任职资格:1.本科及以上学历，微电子、集成电路、电子工程、物理学、自动化等相关专业;2.8年以上经验，有主导大型数模混合芯片或复杂IP版图设计并成功量产的纪录;3.掌握模拟电路基础知识、半导体物理及器件原理，深刻理解半导体工艺流程及其对版图设计的影响，对芯片-系统协同设计有更深刻理工作职责：1.负责完成纯模拟、数模混合及射频电路的版图设计、物理验证及优化工作,深入理解器件匹配、抗干扰、ESD/Latchup防护、信号完整性等关键设计要点，确保版图满足电路设计的性能要求;2.运用Virtuoso、Calibre等EDA工具，独立完成版图的DRC（设计规则检查）、LVS（版图与电路图一致性检查）、ERC（电气规则检查）等物理验证工作，并负责解决验证中发现的问题，完成后仿真参数提取，配合模拟设计工程师进行后仿真，确保电路性能在考虑寄生效应后依然收敛;3.与工艺整合（PIE）和模拟设计工程师紧密协作，理解工艺特性并反馈版图设计中的潜在风险，参与芯片的投片（Tape-out）相关事宜，确保数据交付的准确性与完整性. 任职资格:1.本科及以上学历，微电子、集成电路、电子工程、物理学、自动化等相关专业;2.8年以上经验，有主导大型数模混合芯片或复杂IP版图设计并成功量产的纪录;3.掌握模拟电路基础知识、半导体物理及器件原理，深刻理解半导体工艺流程及其对版图设计的影响，对芯片-系统协同设计有更深刻理
